要想提升晶片的制程，有许多种方法，一是让晶片厂商增加纳米制程，二是让他们加大设备的研究。在传统道路上不断突破技术限制。
但到了4 nm以下的半导体产业，想要继续发展，就会变得更加困难，成本也会越来越高。不过有消息称，日本的光刻机巨头，准备用3D光刻机来提升芯片的性能。这是一台什么样的光刻机？一旦证实的芯片堆栈， ASML的优势是否会被打破？
据《日经中文网》报道，佳能公司目前正研发一种利用半导体3D技术制造的光刻机，将多块晶片叠加起来，从而提升半导体的效能。该光刻机的产品计划将于2023年上半年投放市场。
这一次，佳能的光刻机，就是为了制造3D晶片，一旦完成，就可以将多个晶片通过电子连接起来。与平面展开不同，可以更高效地节省三维立体层叠。
在摩尔定律的限制下，芯片封装技术一直是一个很好的研究方向。同时，在传统的封装技术基础上，对3D封装技术进行了深入的开发，进而衍生出了芯片叠层的概念。
佳能宣布将开发3D包装的光刻机，以供芯片堆叠。苹果公司的M1Ultra之前也向外界展示了芯片堆叠的实际效果。
如果佳能真的想要利用3D技术，将其与 ASML光刻机相提并论，甚至超过 ASML，那么 ASML将不再是光刻机的专利。半导体产业不但有了更好的解决方案，也有了佳能的3D光刻机。所以， ASML的优势将会被彻底打破。
简而言之，佳能突破了光刻技术的瓶颈，让芯片厂商放弃了 ASML的高端光刻机，开始了芯片的组装和堆砌。
可以预见，随着芯片的广泛使用， ASML的优势将会逐渐减弱。
